

Eingabe & Ausgabe

- **Generelle Struktur**
- **Parallele Ein- und Ausgabe**
- **Asynchrone, Bit-serielle Ein- und Ausgabe**





Anbindung peripherer Geräte

Problem:

Diskrepanz zwischen

- ➔ Datenrate peripherer Geräte
- ➔ Datenrate von Speicherbussen



Schritte bei der Ein-/Ausgabe

Selektion des peripheren Geräts (Adressierung)

Datentransfer zwischen peripherem Gerät und Prozessor

Charakteristik der Ein-/Ausgabegeräte

Datenrate:

**Schnelle Geräte
Langsame Geräte**

Datenübertragung

**Synchrones Protokoll
Asynchrones Protokoll**


Übertragungsart

**Bitseriell
Byte-/Wortorientiert**

Steuerung

**Intelligenz im Gerät
Intelligenz im Prozessor**







**PG: Peripheres
Gerät**

**BAD: Bus-
Adapter**

| : Speicherbus
(prozessorabhängig)




| : I/O-Bus
(z.B. SCSI, USB,
Firewire),




| : Backplane-
Bus
(z.B. PCI, ISA, VME,
S-Bus)




Eine einfache (Byte-parallele) Geräteschnittstelle



Einfaches, synchrones Busprotokoll des MC 6809




Lese-Zyklus




Schreib-Zyklus



Eine Byte-parallele Geräteschnittstelle




wie wird die
per. Komponente
vom Befehlssatz
eingebunden




Einbindung der peripheren Gräte:

- 1.) Peripherie hat eigenen Adreßraum: Spezielle Ein/Ausgabe-Befehle z.B. Intel x86, OUT Befehle
- 2.) Adreßraum der Peripherie ist in den allgemeinen Adreßraum abgebildet: (Memory-Mapped I/O)

1.) Adreßraum der "normalen" Instruktionen




Adreßraum der I/O-Instruktionen




meist wesentlich kleiner als der normale Adreßraum in dem Programme ausgeführt werden. Spezielle I/O R/W-Signale zur Steuerung der PGs.

Vorteil: PGs belegen keinen allgemeinen Adreßraum, Es werden meist weniger Leitungen zur Adressierung benötigt, weil man den I/O-Adreßraum nicht optimal nutzen muß.

2.) Adreßraum der "normalen" Instruktionen



Adreßraum der I/O-Instruktionen




PGs belegen Speicherplatz in einem gemeinsamen Adreßraum. Keine speziellen I/O-Befehle. Höhere Anforderungen an PGs. PG verhält sich wie Speicher.


Vorteil: alle Adressierungsarten können genutzt werden, um PG zu adressieren - Befehle wie AND, OR oder TST können direkt auf den Registern der PGs operieren.




Einfache Parallele Ein- Ausgabe




Eine Byte-parallele Geräteschnittstelle




Einfache parallele Ausgabe








Bitweise Auswahl der Richtung: Das Data Direction Register (DDR)






Output-Handshake-Cntrl.


Input-Handshake-Cntrl.




Einfacher Handshake




Vollständig verschränkter Handshake (fully interlocked handshake)




Einfacher Handshake



Vollständig verschränkter Handshake






Output-Handshake-Cntrl.


Input-Handshake-Cntrl.




Eine Byte-parallele Geräteschnittstelle (PIA 6821)



PIA 6821



6821
Data Sheet




Konfigurations- und Ausgabeprogramm

t

PIABAS	EQU	Adr.	
PDR	EQU	Adr + offset1	peripheres Datenregister
DDR	EQU	Adr + offset2	Data Direction Register
CR	EQU	Adr + offset3	PIA Kontroll Register

Konfigurieren der PIA


LDA	##%1111 0000	4 Ausgangs und 4 Eingangsleitungen
STA	DDR	
LDA	# Konf. -Muster	z.B. Polarität der Steuersignale etc.
STA	CR	
LDA	PDR	Dummy Read setzt Status Bit zurück




Ploop	Berechne Adresse des Ausgabedat.		
	LDA	Data	Prozessor lädt Ausgabedaten in Reg. A
Aloop	TST	CR	Höchstwertiges Bit des CR wird getestet
	BPL	Aloop	Falls nicht gesetzt, warten
	STA	PDR	Status-Bit gesetzt, Daten werden ins PDR geschrieben
	BRA	Ploop	Nächstes Datum wird geholt




Parallele Druckerschnittstelle (Centronics)




Prozessor




Drucker



Beispielanwendung: Windrichtungsanzeige



Beispielanwendung: Windrichtungsanzeige



Assembler Fragment zur Dekodierung der Anzeige

```

                                ORG      $8000


PIABSE EQU      xxxx           Festlegen der PIA-Basisadresse
DDR     EQU      PIABSE+3      DDR wird mit Distanz 3 adressiert
ORA     EQU      PIABSE+0      I/O- Register A
IOPAT   EQU      %1111 0000    Muster zur Konfiguration des DDR
INPAT1  EQU      %0001 0000    Muster für Out-Leitung 1
INPAT2  EQU      %0010 0000    Muster für Out-Leitung 2
INPAT3  EQU      %0100 0000    Muster für Out-Leitung 3
INPAT4  EQU      %1000 0000    Muster für Out-Leitung 4

                                LDA      #IOPAT      Konfigurieren des
                                STA      DDR          Data Direction Register



ROW1    LDA      #INPAT1
                                STA      ORA          Aktiviere Leitung 1
                                LDA      ORA          Lies Input
                                TSTA
                                BEQ      EVAL1        Ist Schalter aktiviert?
                                nächste Leitung ....
                                .
                                .

EVAL1   Indiziere mit Register A die Windrichtung
```








Bitserielle Ein- Ausgabe



Bitserielle Ein- Ausgabe







Lernziele

Kenntnis der unterschiedlichen Möglichkeiten periphäre Geräte einzubinden und anzusprechen.

Aufbau und Funktionsweise einer einfachen parallelen Schnittstelle

Koordination zwischen CPU, Schnittstellenkomponente und peripherem Gerät

Konfiguration und Programmierung der Schnittstellenkomponente

Funktionsweise der asynchronen seriellen Schnittstelle

